本文由半导体产业纵横（ID：ICVIEWS）编译自semiengineering
钼非常自然地适用于接触点和字线应用，能很好地融入现有的集成方案。
钼（Molybdenum）正日益显示出其潜力，有望取代当今半导体制造中常用的多种金属，尤其是在前沿工艺节点上。
在先进节点，芯片制造商正逐一淘汰某些金属。尽管钌（ruthenium）衬垫已接近量产准备，但该金属尚未准备好在高度微缩的互连中取代铜。欧洲微电子研究中心（imec）的院士Zsolt Tőkei指出，钌的价格非常昂贵，且当前的制造工艺对此并无助益。此外，大马士革工艺中“过度沉积再抛光回蚀”步骤所产生的大量废料也是一个严重问题。而虽然减法金属化能减少废料量，但它需要对整体工艺进行更重大且成本高昂的变革。
前景有限的金属不仅仅仅是铜。晶体管接触点、存储器中的字线以及类似应用通常使用钨（tungsten）、钴（cobalt）和其他金属，而非铜。然而，它们面临着许多与铜相同的微缩问题。与铜一样，随着特征尺寸的缩小，钨的电阻率会不断增加。它还需要一个阻挡层以避免电介质污染。在3D NAND器件中，铠侠的研究人员报告称，通常用于钨沉积的六氟化钨（WF6）前驱体所产生的氟残留物可能会被困在空洞中，最终侵蚀周围的电介质材料。随着特征尺寸缩小和电流密度增加，钨也面临电迁移问题。
那么，下一步是什么？对于这些应用，一个日益具有吸引力的选择——至少目前看来——是钼。Tőkei表示，与现有材料及钌等替代品相比，钼具有多重优势。它的电阻率优于钨，不需要阻挡层，且与钌相比，它更便宜并对电介质有更好的附着力。
更少阻挡，更低电阻
在混合金属化方案中，钼作为一种无阻挡层的接触金属尤其具有吸引力。在这种方案中，首先进行通孔预填充，然后是铜大马士革线。因为位于通孔或其他垂直特征底部的阻挡层会串联一个额外的电阻，所以底部阻挡层主导了接触点和通孔的电阻。
拉姆研究（Lam Research）的高级半导体工艺与集成工程师TaeYeon Oh及其同事在近期的IEEE互连技术大会上展示，无阻挡层的混合钼方案与传统的铜双大马士革设计相比，可将总电阻降低约56%。
Tőkei表示，将钼集成到这样的工艺流程中，除了金属沉积模块本身，可能几乎不需要其他改动。钼比钌更容易氧化，使其更容易被化学机械抛光（CMP）去除。
然而，imec的Jean-Philippe Soulié及其同事的一项深入分析警告说，金属的体特性在评估其在实际器件中性能时价值有限。对于钼以及其他纳米线而言，电学、热学和电迁移特性都取决于沉积薄膜的晶粒尺寸和晶界结构。而这些又取决于前驱体、工艺参数、底层电介质的表面特性等等。
管理电迁移
界面和晶界是电迁移的主要路径，同时也会引起电子散射并降低电阻率。对于钼的集成，金属沉积模块需要能够处理像MoO2Cl2和MoCl5这样的固态前驱体。总的来说，固态前驱体在半导体制造中正变得越来越普遍。然而，与气态甚至液态前驱体相比，固态前驱体的热稳定性通常较差，提供的材料通量也不够均匀。
拉姆研究的研究人员表示，他们通过循环沉积技术实现了对晶粒尺寸的精确控制，根据需要混合基于热和等离子体的工艺以达到预期效果。他们的研究表明，大晶粒的钼薄膜对于成功集成至关重要。在他们的实验中，小晶粒钼的电阻率对厚度的依赖性与钨相当。相比之下，大晶粒钼的电阻率对厚度的依赖性要小得多，并且在厚度低于约7纳米时优于钨、钌，甚至铜。
韩国科学技术院（KAIST）的研究显示，当钼中确实存在晶界时，掺杂钴等元素有助于减少散射。然而，在较高浓度下，电阻率会急剧增加。
在背面供电应用中，预测金属行为尤其具有挑战性。背面供电网络会增加电流密度，从而增加电迁移的风险。出于类似原因，它们也容易出现热点。
尽管背面供电配置中的电迁移和散热问题尚待深入分析，但钼具有一些明显的优势。作为一种难熔金属，即使在非常高的温度下，它也具有机械稳定性。对电介质更好的附着力使其更不容易形成空洞。它也是比钌更好的热导体。中山大学的一位研究员解释说，更好的电迁移抗性允许设计者更紧密地堆叠晶体管，从而减小整体器件面积。
尽管还需要更多的实验结果，但早期的钼集成研究已相当有前景。铠侠的研究小组发现，相对于钨，钼的较低电阻率使他们能够在保持RC常数不变的情况下，将字线间距减小7.3%。存储孔间距缩小了超过3.7%，从而使位密度总体增加了16.3%。
总体而言，Tőkei表示，钼非常自然地适用于接触点和字线应用，能很好地融入现有的集成方案。不过，从长远来看，钌可能可以扩展到更小的器件上。
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。
想要获取半导体产业的前沿洞见、技术速递、趋势解析，关注我们！
启天配资提示：文章来自网络，不代表本站观点。
- 上一篇：投资炒股配资多数官员预计年内至少还将降息 3 次
- 下一篇：没有了
